## PROGRAMMABLE WIRING CIRCUIT AND TEST BOARD DEVICE

Publication number: JP8102492 (A)

Publication date:

1996-04-18

Inventor(s):

SHIRASAGO TOSHIAKI; SEKIZAWA YUICHI; AOKI TAE

Applicant(s):

TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

G01R31/28; G06F11/22; H01L21/82; G01R31/28; G06F11/22; H01L21/70; (IPC1-

7): H01L21/82; G01R31/28; G08F11/22


- European:


Application number: JP19940289689 19941124

Priority number(s): JP19940289689 19941124; JP19940181431 19940802

#### Abstract of JP 8102492 (A)

PURPOSE: To remove influence of a wiring delay, raise the degree of freedom of a wiring and contrive to enhance use efficiency by a method wherein a bypass wiring has beforehand been arranged so that a venous-purpose wiring is bypassed every predetermined length. CONSTITUTION: Input and output terminals 12 are regularly arranged on a semiconductor chip 11. Input and output lines 13 for transmitting or receiving data between the input and output terminals 12 and a wiring path within a chip are arranged with respect to these input and output terminals 12, respectively. Various-purpose wires 14, 15 are formed in the semiconductor chip 11 to form an optical wiring path. Further, bypass wires 16, 17 for bypassing these vanous-purpose wires 14, 15 every predetermined length are arranged; A wiring connection point 18 is arranged in an array-like form in each intersecting point location of the input and output lines 13, the various-purpose wires 14, 15 and the bypass wires 16, 17 and is a program element capable of changing a connection state with respect to each other and controlling a wiring path.





Data supplied from the esp@cenet database — Worldwide

(19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-102492

(43)公開日 平成8年(1996)4月16日


(51)Int.Cl.	<b>観別配号</b> )	宁内整理番号	FΙ	1		技術表示箇所
H01L 21/82						
G01R 31/28						
G06F 11/22	320 Z					
			H01L	21/82 A		
			GOIR	31/ 28 H		
		審査請求	未請求 請求項	[の数15 OL	(全 16 頁)	最終頁に続く
(21)出顧番号	特顏平6-289689		(71)出顧人	000003078		
				株式会社東芝		
(22)出廣日	平成6年(1994)11月2	4日		神奈川県川崎	市幸区堀川町	72番地
		-	(72)発明者	白砂 俊明		
(31)優先権主張番号	特顯平6-181431			神奈川県川崎	市幸区柳町70	路地 株式会社
(32)優先日	平6 (1994) 8月2日	•		東芝柳町工場		
(33)優先権主張国	日本 (JP)		(72)発明者	関澤 裕一		
				神奈川県川崎市幸区柳町70番地 株式会社		
		•		東芝柳町工場		
		•	(72)発明者		7 3	
			(10/)6/7/8	神奈川県川崎市幸区柳町70番地 株式会社		
						地 体及云红
			der all Athones &	東芝柳町工場		
			(74)代理人	弁理士 鈴江	武彦	


## (54) 【発明の名称】 プログラム可能な配線回路及びテストボード装置

## (57)【要約】

【目的】配線遅延の受けず、配線の自由度を上げて使用 効率を向上させる。

【構成】チップ11上に規則配置された入出力端子12と、この入出力端子12それぞれに対して配設され、該入出力端子12とチップ内の配線経路との間のデータの送受を行なう入出力ライン13と、任意の配線経路を形成すべく上記半導体チップ11に形成された汎用配線14,15と、この汎用配線14,15を所定長毎にパイパスするパイパス配線16,17と、上記入出力ライン13、汎用配線14,15及びパイパス配線16,17の各交点位置にアレイ状に配置され、相互間の接続状態を可変して配線経路を制御するプログラム素子でなる配線接続ポイント18とを備える。





#### 【特許請求の範囲】

【請求項1】 半導体チップに規則配置された入出力端子と、

この入出力端子それぞれに対して配設され、該入出力端 子とチップ内の配線経路との間のデータの送受を行なう 入出力ラインと、

任意の配線経路を形成すべく上記半導体チップに配設された汎用配線と、

この汎用配線を所定長毎にパイパスするバイパス配線 と

上記入出力ライン、汎用配線及びバイバス配線の各交点 位置にアレイ状に配置され、相互間の接続状態を可変し て配線経路を制御するプログラム素子でなる配線接続ポイントとを具備したことを特徴とするプログラム可能な 配線回路。

【請求項2】 上記パイパス配線は汎用配線をパイパス する所定長を複数種散けたことを特徴とする請求項1記 載のプログラム可能な配線回路。

【請求項3】 上記バイパス配線は上記入出力端子及び 入出力ラインを設けた層とは別の層に設けた多層構造と 20 したことを特徴とする請求項1記載のプログラム可能な 配線回路。

【請求項4】 上記バイパス配線はチップ外周近傍で上記入出力端子を直接接続したことを特徴とする請求項1 記載のプログラム可能な配線回路。

【請求項5】 上記パイパス配線は上記入出力ライン上を直接接続したことを特徴とする請求項1記載のプログラム可能な配線回路。

【請求項6】 上記パイパス配線は上記汎用配線上を直接接続したことを特徴とする請求項1記載のプログラム 30可能な配線回路。

【請求項7】 半導体チップに規則配置された入出力端子、この入出力端子それぞれに対して配設され、該入出力端子とチップ内の配線経路との間のデータの送受を行なう入出力ライン、任意の配線経路を形成すべく上記半導体チップに配設された汎用配線、この汎用配線を所定長毎にパイパスするパイパス配線、上記入出力ライン、汎用配線及びパイパス配線の各交点位置にアレイ状に配置され、相互間の接続状態を可変して配線経路を制御するプログラム素子でなる配線接続ポイントを備えたプロ 40 グラム可能な配線回路と、

このプログラム可能な配線回路の各入出力端子と1体1 に対応して接続された端子部を有し、任意のLSIを搭載可能なソケットとを配設したことを特徴とするテストボード装置。

【請求項8】 半導体チップに規則配置された汎用入出 力端子と、

任意の配線経路を形成すべく配設された汎用配線と、 外部のバスラインと接続するべく配設されたバス専用入 出力端子と、 このバス入出力端子と接続されたバス専用配線と、

上記汎用配線と上記バス専用配線とを接続するバス接続 配線と、

上記汎用入出力端子、汎用配線、バス専用配線及びバス 接続配線の各交点位置にアレイ状に配置され、相互間の 接続状態を可変して配線経路を制御するプログラム素子 でなる配線接続ポイントとを具備したことを特徴とする プログラム可能な配線回路。

【請求項9】 半導体チップに規則配置された汎用入出 力端子、任意の配線経路を形成すべく配設された汎用配 線と、外部のバスラインと接続するべく配設されたバス 専用入出力端子、このバス入出力端子と接続されたバス 専用配線、上記汎用配線と上記バス専用配線とを接続す るバス接続配線、上記汎用入出力端子、汎用配線、バス 専用配線及びバス接続配線の各交点位置にアレイ状に配 置され、相互間の接続状態を可変して配線経路を制御す るプログラム素子でなる配線接続ポイントを備えたプロ グラム可能な配線回路と、

このプログラム可能な配線回路の汎用入出力端子と1体 1に対応して接続された端子部を有し、任意のLSIを 搭載可能なソケットと、

上記プログラム可能な配線回路のバス入出力端子と接続 されたバスラインとを配設したことを特徴とするテスト ボード装置。

【請求項10】 FPGA (Field Programmable Gate Array ) を専用搭載するソケットと、

これらソケットの端子と検証用器具とを接続するピンポスト部と、

外部ボードと上記ピンポスト部とを接続するコネクタ部 n レ

上記ソケットどうしの間、上記ソケットとピンポスト部の間、ピンポスト部とコネクタ部の間の少なくとも一つ に規則配置され、接続状態を継断する物理的スイッチ手段とを具備したことを特徴とするテストボード装置。

【請求項11】 半導体チップに規則配置された複数の 入出力端子と、

これら入出力端子間を接続して任意の配線経路を形成すべく配設された汎用配線と、

この汎用配線上に上記入出力端子毎に配置され、当該入 切力端子での信号の伝送方向を規定すべくそれぞれが互 いの入力端子と出力端子とを接続した一対のトライステ ートバッファよりなる複数の入出力バッファと、

これら複数の入出力バッファを構成するそれぞれのトライステートバッファのイネーブル/ディセーブル情報を保持する保持手段と、

この保持手段に保持させる上記イネーブル/ディセーブル情報を入力する情報入力端子とを具備したマスクドゲートアレイでなることを特徴とする配線回路。

【請求項12】 上記保持手段は上記入出力パッファに 50 対する上記入出力端子数分だけのイネーブル/ディセー

ブル情報を保持し、この保持手段の保持するイネーブル **/ディセーブル情報及びこれを反転した情報を各入出力** バッファを構成する一対のトライステートバッファに供 することを特徴とする請求項11記載の配線回路。

【請求項13】 上記保持手段は上記入出力バッファを 構成するトライステートバッファ個々に対するイネーブ ルノディセーブル情報を保持することを特徴とする請求 項11記載の配線回路。

【請求項14】 半導体チップに規則配置された複数の 入出力端子、これら入出力端子間を接続して任意の配線 10 経路を形成すべく配設された汎用配線、この汎用配線上 に上記入出力端子毎に配置されて当該入出力端子での信 号の伝送方向を規定すべくそれぞれが互いの入力端子と 出力端子とを接続した一対のトライステートバッファよ りなる複数の入出力バッファ、これら複数の入出力バッ ファを構成するそれぞれのトライステートバッファのイ ネーブル/ディセーブル情報を保持する保持手段、この 保持手段に保持させる上記イネーブル/ディセーブル情 報を入力する情報入力端子を備えたマスクドゲートアレ イでなる配線回路と、

この配線回路の各入出力端子と1体1に対応して接続さ れた端子部を有し、任意のLS1を搭載可能なソケット とを配設したことを特徴とするテストボード装置。

【請求項15】 FPGA (Field Programmable Gate Array )を専用搭載する複数のソケットと、

これらソケットの端子と検証用器具とを接続するピンポ スト部と、

外部ポードと上記ピンポスト部とを接続するコネクタ部

半導体チップに規則配置された複数の入出力端子、これ 30 ら入出力端子間を接続して任意の配線経路を形成すべく 配設された汎用配線、この汎用配線上に上記入出力端子 毎に配置されて当該入出力端子での信号の伝送方向を規 定すべくそれぞれが互いの入力端子と出力端子とを接続 した一対のトライステートバッファよりなる複数の入出 力バッファ、これら複数の入出力バッファを構成するそ れぞれのトライステートバッファのイネーブル/ディセ ーブル情報を保持する保持手段、この保持手段に保持さ せる上記イネーブル/ディセーブル情報を入力する情報 トとピンポスト部の間、ピンポスト部とコネクタ部の間 の少なくとも一つに配置されてその間の接続状態を継断 するマスクドゲートアレイでなる配線回路とを具備した ことを特徴とするテストボード装置。

## 【発明の詳細な説明】

[00001]

【産業上の利用分野】本発明は、ユーザが設計現場で所 望の配線が実現できるプログラム可能な配線回路及びこ の配線回路を用いたテストボード装置に関する。

[0002]

【従来の技術】一般のゲートアレイに代表されるマスク ドASICに対して、ユーザが設計現場 (フィールド) で所望の論理回路をプログラムしてそのまま使用できる PLD (Programmable Logic De vice) %FPGA (Field Programm able Gate Array) 等が注目されてい る。このうちFPGAは、上記一般のゲートアレイに比 してユーザが手元で簡単に所望の回路をプログラムでき るために開発の手間、費用、期間等を大幅に低減するこ とが可能であり、ゲートアレイを量産する前の論理検証 及び試作用デバイスとして利用されることが多い。

【0003】FPGAの基本的な構造は、ゲート回路を 形成する基本セルとしての論理ブロックがチップ上に行 列状に規則正しく配置され、その論理ブロックの周辺に 論理ブロック間を接続するための汎用配線を施した配線 領域を設ける。さらに、配線領域には多数の配線接続ポ イントがあり、FPGAのアーキテクチャに従ってその 接続ポイントにアンチヒューズまたはパストランジスタ によるプログラム索子を配するものとなっている。

【0004】回路の設計者は、これらの要素と1/0ブ 20 ロックを使用して、指定する回路に応じて必要な論理ブ ロック領域と配線領域と配線接続ポイントと1/0ブロ ックを指定することにより、任意の回路を実現するもの

【0005】しかして、このFPGAを複数用いてボー ド上で任意の回路を構成する場合、FPGA間の配線接 続は従来と同様にラッピング等による固定的な方法で行 なっていた。したがって、1つのFPGA内でのみ回路 を変更する場合には問題ないが、複数のFPGAにまた がった規模で回路を変更する場合には、FPGA間の配 線も接続し直さなくてはならず、FPGAのメリットを 活かすことができないという不具合があった。

【0006】そこで上記不具合を解消するものとして、 FPGAから機能ブロックを取り除き、プログラム素子 だけをアレイ状に集積した配線専用のLSIである「F PIC (Field Programmable in terconnect components)」及び このFPIC専用のプリント基板が米アプティックス社 (Aptix Corp.)で開発され、製品化されて 入力端子を備え、上記ソケットどうしの間、上記ソケッ 40 いる(例えば製品番号A1024D.FBCB-AP4 -S) a

> 【0007】このFPIC及び専用プリント基板を用 い、さらに複数のFPGAを搭載することで汎用のブレ ッドボードを構成することができ、通常のプリント基板 の設計、開発が不要となる。

> 【0008】よって、大規模ASICにおける試作検証 としてこのFPIC及び専用プリント基板を利用すると 設計変更に柔軟に対応できることとなり、試作検証期間 を大幅に短縮できるものである。

50 [0009] 5

【発明が解決しようとする課題】上述したFPICにあっては、配線経路の各交点にあるプログラマブル索子でなる接続ポイントを通過する毎に配線遅延が増加するため、回路のクリティカルパスを解決することが困難となり、回路の動作速度の低下を招くこととなる。

【0010】また、上記プログラマブル索子の個数は有限であるので、高いファンアウトの配線接続に対しては極端にFPICの使用効率が低下する等の問題があった。本発明は上記のような実情に鑑みてなされたもので、その目的とするところは、配線遅延の影響を受けず、配線の自由度を上げて使用効率を大幅に向上させることができるプログラム可能な配線回路及びテストボード装置を提供することにある。

#### [001.1]

【課題を解決するための手段】すなわち本発明は、半導体チップに規則配置された入出力端子と、この入出力端子それぞれに対して配設され、該入出力端子とチップ内の配線経路との間のデータの送受を行なう入出力ラインと、任意の配線経路を形成すべく上記半導体チップに形成された汎用配線と、この汎用配線を所定長毎にバイパ20人才するパイパス配線と、上記入出力ライン、汎用配線及びバイパス配線の各交点位置にアレイ状に配置され、相互間の接続状態を可変して配線経路を制御するプログラム素子でなる配線接続ポイントとを備えるようにしたものである。

## [0012]

【作用】上記のような構成とすることにより、汎用配線を所定長毎にパイパスするようなパイパス配線を予め施しておくことにより、実際に配線接続する場合には上記汎用配線とパイパス配線の中から必要なものを選択して 30プログラミングするだけで、配線遅延の影響を受けず、配線の自由度を上げて使用効率を大幅に向上させることが可能となる。

## [0013]

## 【実施例】

[第1実施例] 以下本発明をFPICチップに適用した場合の第1実施例について図面を参照して説明する。【0014】図1(A)はその内部構成を示すもので、11がFPICチップ、12,12,…がこのFPICチップ11上に行列状に規則配置された多数の入出力端子であり、ここでは簡略化した構成として例えば3行3列の計9個の入出力端子12が配置されるものとする。また、13,13,…は上記入出力端子12,12,…の水平、垂直各方向にセグメント化されて接続された、入出力端子12,12,…のインタフェースを持つ入出力ラインであり、これら入出力ライン13,13,…を相互に接続するように水平方向汎用配線14,14,…と垂直方向汎用配線15,15,…とがマトリクスを形成するように配設される。

【0015】さらに、FPICチップ11の外周近傍の領域で入出力ライン13と交差するようにパイパス配線16.

16, …, 17, 17を設ける。ここで、バイパス配線16, 1 6, …はそれぞれ外周に位置する入出力端子12, 12, … のうち、直線上に配置されるものを直接接続するもので あり、またバイパス配線17, 17はそれぞれ上記パイパス 配線16で接続された隣り合う直交する2つの直線上に配 置されるものを直接接続するものである。

【0016】すなわち、上記外周に位置する入出力端子12,12,…の配置を矩形に見立てた場合、各辺上に位置する入出力端子12,12,…を1辺単位で一括接続するのがパイパス配線16,16,…であり、隣接する2辺上に上字状に位置する入出力端子12,12,…を一括接続するのがパイパス配線17,17である。

【0017】そして、図1(A)では示さなかったが、上記入出力ライン13,13,…、水平方向汎用配線14,14,…、垂直方向汎用配線15,15,…、バイパス配線16,16,…,17,17相互の交差点位置にそれぞれ図1(B)に示すような接続ポイント18,18,…が配置される。

【0018】この接続ポイント18,18,…は、例えばパストランジスタやアンチヒューズ等の導通状態をプログラムで制御可能な素子で構成されるもので、接続状態を示すプログラムを一括してダウンロードすることにより、接続状態が切換選択される。

【0019】上記のような構成にあって、例えば図中の 左上に位置する入出力端子12と右下に位置する入出力端 子12とを接続する場合などのように、対角上の入出力端 子12を接続するような配線経路を形成する際には、水平 方向汎用配線14及び垂直方向汎用配線15に代えてバイパ ス配線17を選択して該当する接続ポイント18をプログラ ムにより導通させれば、導通させる接続ポイント18の数 をより少なくすることができるため、配線遅延の影響が 小さく、高速なパスラインを実現することができる。

【0020】また、例えば図中の左下に位置する入出力端子12と右下に位置する入出力端子12とを接続する場合などのように、直線上の離れた入出力端子12を接続するような配線経路を形成する際には、水平方向汎用配線14に代えてバイパス配線16を選択して該当する接続ポイント18をプログラムにより導通させれば、上記と同様に導通させる接続ポイント18の数をより少なくすることができるため、やはり配線遅延の影響が小さく、高速なパスラインを実現することができる。

【0021】以上に述べた効果は、FPICチップ11上のn×mの入出力端子12の構成数が多ければ多いほど顕著となるもので、バイパス配線16,16,…,17,17を適宜選択することで、最小限の接続ポイント18による高速のパスラインを実現できる。

【0022】また、上記図1ではFPICチップ11の外 周に位置する入出力端子12, 12, …に対してパイパス配 線16, 16, …, 17, 17を直接設けるようにしたが、水平 方向汎用配線14及び垂直方向汎用配線15に対するパイパ ス配線としては図2及び図3に示すような構成とするこ とも考えられる。以下、本第1実施例の他の構成例とし て図2及び図3を用いて説明する。

【0023】図2は図2(A)に示す如く2層構造を持 つFPICを例示するもので、図2(B)はその下側、 第1の層21の構成を示す。同図(B)に示すようにこの 第1の層21には、上記図1で示したFPICの基本構 造、すなわち、例えば水平方向 4×垂直方向 4の計 16 個の入出力端子12, 12, …、入出力ライン13, 13, …、 水平方向汎用配線14, 14, …及び垂直方向汎用配線15, 15, …が形成され、各交差点位置に接続ポイント18、1 8, … (図示せず) が配置されるものである。

【0024】 この第1の層21に対し、図2(C)に示す ように上側の第2の層22には、第1の層21の入出力ライ ン13, 13, …に対応する位置にバイパス配線23, 23, …, 24, 24, …が配設されるものである。ここでバイパ ス配線23, 23, …は、直交する2つの直線上にL字状に 配置される入出力ライン13, 13, …を直接接続するもの であり、一方、バイパス配線24, 24, …は1本の直線上 に配置される入出力ライン13, 13, ···を直接接続するも 20 のである。

【0025】しかして、これらバイパス配線23,23, …, 24, 24, …と入出力ライン13, 13, …との各交差点 位置に、図中では小円形で示す接続ポイント18、18、… を配置するもので、この接続ポイント18に接続状態を示 すプログラムを一括してダウンロードすることにより、 接続状態が切換選択される。

【0026】上記のような構成とすることにより、バイ パス配線23, 23, …, 24, 24, …を必要に応じて水平方 向汎用配線14, 14, …、垂直方向汎用配線15, 15, …に 30 代えて選択し、該当する接続ポイント18をプログラムに より導通させて配線経路を形成すれば、導通させる接続 ポイント18の数をより少なくすることができるため、配 線遅延の影響が小さく、高速なパスラインを実現するこ とができる。

【0027】この図2の構造の場合、上記図1に示した 構造と比して2層となったために若干チップ構造が複雑 となるものの、チップの外周に限らず内側に位置する入 出力端子12, 12, …も含めて自由にパイパス配線23. 2 3, …, 24, 24, …を配設することができるため、より 配線遅延の影響が小さくなり、高速なパスラインを実現 することができると共に、配線の自由度を上げて使用効 率を大幅に向上させることができる。

【0028】この図2の構成においても、上記効果はチ ップ上のn×mの入出力端子12, 12, …の構成数が多け れば多いほど、そしてパイパス配線23, 23, …, 24, 2 4. …の種類及び個数が多ければ多いほど顕著となる。

【0029】続く図3も図3 (A) に示す如く2層構造 を持つFP1Cを例示するもので、図3(B)はその下

この第1の層25にも、上記図1で示したFPICの基本 構造、すなわち、例えば水平方向4×垂直方向4の計1 6個の入出力端子12, 12, …、入出力ライン13, 13, …、水平方向汎用配線14, 14, …及び垂直方向汎用配線 15, 15, …が形成され、各交差点位置に接続ポイント1 8, 18, … (図示せず) が配置されるものである。

【0030】 この第1の層25に対し、図3(C)に示す ように上側の第2の層26には、第1の層25の汎用配線1 4, 14, …, 15, 15, …に対応する位置にバイパス配線2 10 7, 27, …, 28, 28, …が配設されるものである。ここ でバイパス配線27, 27, …は、直交する水平方向汎用配 線14, 14, …と垂直方向汎用配線15, 15, …上に渡って L字状に直接接続配置されるものであり、一方、パイパ ス配線28, 28, …は水平方向汎用配線14, 14, …または 垂直方向汎用配線15、15、…上に直線状に直接接続配置 されるものである。

【0031】しかして、これらパイパス配線27.27. …, 28, 28, …と水平方向汎用配線14, 14, …、垂直方 向汎用配線15, 15, …との各交差点位置に、図中では小 円形で示す接続ポイント18, 18, …を配置する。

【0032】上記のような構成とすることにより、パイ パス配線27, 27, …, 28, 28, …を必要に応じて水平方 向汎用配線14, 14, …、垂直方向汎用配線15, 15, …に 代えて選択し、該当する接続ポイント18をプログラムに より導通させて配線経路を形成すれば、導通させる接続 ポイント18の数をより少なくすることができるため、配 線遅延の影響が小さく、高速なパスラインを実現するこ とができる。

【0033】この図3の構造の場合も図2の構造と同様 に、上記図1に示した構造と比して2層となったために 若干チップ構造が複雑となるものの、チップの外周に限 らず内側に位置する入出力端子12, 12, …も含めて自由 にパイパス配線27, 27, …, 28, 28, …を配設すること ができるため、より配線遅延の影響が小さくなり、高速 なパスラインを実現することができる。

【0034】また、パイパス配線27, 27, …, 28, 28, …を水平方向汎用配線14, 14, …、垂直方向汎用配線1 5, 15, …上に直接配設したため、上記図2に示した構 造と比してもより配線の自由度を上げて、使用効率を大 幅に向上させることができる。

【0035】なお、上記図1乃至図3で示したパイパス 配線17, 23, 27はいずれもL字状に設けるものとして説 明したが、これに限ることなく、それぞれ直交する3本 の直線によるコ字状のものとしてもよいし、矩形のチッ プ上で対角位置を直接接続する斜線状のものとしてもよ

【0036】また、上記図2、図3では、FPICの基 本的な構造を設けた第1の層21、25上にバイパス配線を 形成した第2の層22、26を一体にした構造を示したが、 側、第1の層25の構成を示す。同図(B)に示すように 50 入出力端子及び入出力ラインを設けた基本層に対して汎 用配線を設けた層とパイパス配線を形成した層とをそれ ぞれ別設して多層構造を構成するようにしてもよい。

【0037】 [第2実施例] 以下本発明をFPICチップを搭載したテストボード装置に適用した場合の第2実施例について図面を参照して説明する。

【0038】図4はその全体構成を示すもので、31がテストボード(図では「FPCB」と示す)である。このテストボード31上には、nビット幅のバスライン32が設けられ、このバスライン32に対して例えば4個のFPICチップ33a~33dがそれぞれ図示しないソケットを介して接続配置されるものとする。

【0039】これらFPICチップ33a~33dは、それぞれ任意のLSI34aと34b、34cと34d、34eと34f、34gと34gが接続可能となるもので、接続されたLSI34a~34gはFPICチップ33a~33dを介して共にバスライン32と接続可能となると共に、バスではない一般の信号線35a、35bを介してFPICチップ33aと33b、33cと33dが接続されるため、LSI34a、34bとLSI34c、34dが、またLSI34e、34fとLSI34g、34gがそれぞれ接続可能となる。

【0040】しかるに、上記ソケットを介してFPICチップ33a~33dに接続するLSI34a~34gとしては、汎用のIC、LSIだけでなくFPGAを用いることで、事実上あらゆる任意の回路を試作、検証することができるようになるものである。

【0041】次いで、上記FPICチップ33a(~33d)の内部構成について図5により説明する。同図で、41,41,…がこのFPICチップ33a(~33d)上に行列状に規則配置された多数の汎用入出力端子である。また、42,42,…は上記汎用入出力端子41,41,…の水平、垂直各方向にセグメント化されて接続された、汎用入出力端子41,41,…のインタフェースを持つ入出力ライン42,42,…であり、これら入出力ライン42,42,…を相互に接続するように水平方向汎用配線43,43,…と垂直方向汎用配線44,44,…とがマトリクスを形成するように配設される。

【0042】さらに、FPICチップ33a(~33d)上の一端部、例えば図中の如く左端部で、上記垂直方向汎用配線44,44,と平行なバス専用配線45,45,…を設け、このパス専用配線45,45,…の一端側にバス専用入40出力端子46,46,…を設ける。ここでは、上記テストボード31のバスライン32が例えば4ビット幅であるものとして図中に示す如くバス専用配線45,45,…及びバス専用入出力端子46,46はそれぞれ4本分配設する。さらに、バス専用配線45,45,…と、入出力ライン48,48,…を介した上記汎用入出力端子41,41,…、垂直方向汎用配線44,44,…とを接続するべく、水平方向汎用配線43,43,…とそれぞれ平行なパス接続配線47,47,…を設ける。このバス接続配線47,47,…も、パス専用配線45,45,…に合わせて4本分設けるものとする。50

【0043】そして、この図5では特に図示しないが、 上記入出力ライン42, 42, …、水平方向汎用配線43, 4 3. …、垂直方向汎用配線44. 44. …、パス専用配線4 5, 45, …、入出力ライン48, 48, …及びバス接続配線4 47. …相互の各交差点位置にそれぞれ接続ポイント が配置される。この接続ポイントは、例えばパストラン ジスタやアンチヒューズ等の導通状態をプログラムで制 御可能な素子で構成されるもので、この各接続ポイント に接続状態を示すプログラムを一括してダウンロードす ることにより、接続状態が切換選択されるようになる。 【0044】上記のような構成にあって、例えばFPI Cチップ33aを介してLSI34aの任意端子をバスライ ン32に接続した状態を図6に示す。図中のバス専用入出 力端子46、46、…を除く各クロスポイントで示す位置の 接続ポイントを導通させるものとする。ここでも、上記 バスライン32が 4 ビット幅であるとすると、LS I 34a の任意4端子はFPICチップ33aの汎用入出力端子4 1,41,…の任意4つに接続され、これら4つの汎用入 出力端子41,41,…がバス接続配線47,47,…を介して 20 パス専用配線45, 45, …に接続されるものである。 【0045】このような配線経路を実現することで、F PICチップ33a (~33d) 内の水平方向汎用配線43. 43. …及び垂直方向汎用配線44,44,…を使用すること なく、LSI34aをバス接続することができる。したが って、配線遅延を小さくすると共に、バス専用配線45. 45, …における各ビット毎の遅延時間のばらつき等も生 じさせずに配線経路を実現することができる。また、内 部配線効率が向上してFPICチップ33aをより有効に 使用し、LSI34aを含めてより自由度の高い回路を構 30 成することができるものである。

【0046】 [第3実施例] 以下本発明をFPGAチップを搭載したテストポード装置に適用した場合の第3実施例について図面を参照して説明する。

【0047】図7はその全体構成を示すもので、51がテストボードである。このテストボード51上には、例えば4個のFPGAチップ52a~52dがそれぞれ図示しないソケットを介して接続配置されると共に、検証用のラッピングポストピンが配設された2つのピンポスト部53a、53b、ここでは図示しない外部のボードとの接続に用いられるコネクタ部(図では「CON1~5」と示す)54a~54e、任意のIC、LSIを接続可能なフリーホール55等が設けられる。

【0048】 これら FPGA チップ52a ~52d は、それぞれ多数の端子を有し、ここではそのうち FPGA チップ52a の端子 t 1~t 6、FPGA チップ52b の端子 t 7~t 12、FPGA チップ52c の端子 t 13~t 18及び FPGA チップ52d の端子 t 19~t 24を配線接続されているものとする。

【0049】すなわち、FPGAチップ52aでは、端子 t 1 が配線L1 を介してFPGAチップ52aの端子 t 13

と、端子t2 が途中にスイッチs w14を配した配線L2 を介してFPGAチップ52aの端子t14及び配線L3を 介してFPGAチップ52bの端子t8と、端子t3が配 線L4 を介してFPGAチップ52bの端子t7と、端子 t 4 が配線 L 5 を介して FPG Aチップ 52 c の端子 t 16 及び途中にスイッチsw11を配した配線L6を介してF PGAチップ52bの端子t10と、端子t5が配線L7を 介してFPGAチップ52dの端子 t 23と、そして端子 t 6 が配線L8 を介してFPGAチップ52cの端子 t 18と それぞれ接続される。

【0050】また、FPGAチップ52bでは、端子t7 が配線L9 を介してピンポスト部53aのピンポストTP 11と、端子 t 8 が途中にスイッチ s w13を配した配線 L 10を介してFPGAチップ52dの端子t20及び配線L11 を介してピンポスト部53aのピンポストTP12と、端子 t9 が配線L12を介してFPGAチップ52dの端子t21 及び配線 L 13を介してピンポスト部53 a のピンポストT P14と、端子 t 10が配線 L 14を介して F P G A チップ52 dの端子 t 22及び配線 L 15を介してピンポスト部53 a の ピンポストTP13と、端子t11が配線L16を介してFP 20 G Aチップ52 c の端子 t 17及び配線 L 17を介してピンポ スト部53 a のピンポストTP15と、そして端子 t 12が配 線L18を介してFPGAチップ52dの端子t24とそれぞ れ接続される。

【0051】さらに、FPGAチップ52cでは、端子t 14が配線 L 19を介して F P G A チップ52 d の端子 t 20 と、端子 t 15が配線 L 20を介して F P G A チップ52 d の 端子 t 19と、端子 t 16が配線 L 21を介して F P G A チッ プ52dの端子 t 22と、端子 t 17が途中にスイッチ s w 12 を配した配線 L 22を介して F P G A チップ 52 d の端子 t 30 23とそれぞれ接続される。

【0052】また、FPGAチップ52dでは、端子t19 が配線 L23を介してピンポスト部53 bのピンポストTP 22と、端子 t 20が配線 L 24を介してピンポスト部53 b の ピンポストTP21とそれぞれ接続される。

【0053】さらに、配線L25により上記コネクタ部54 eの1端子c5 が配線L8 及び配線18と接続され、その ためにコネクタ部54eの1端子c5 がFPGAチップ52 aの端子t6、FPGAチップ52cの端子t18、FPG t 24が一括接続される。

【0054】しかるに、ピンボスト部53aでは、ピンポ ストTP11がラッピング配線WR1を介して上記フリー ホール55に装着された I C 56の1 端子O1 と接続される と共に、ピンポストTP12がそれぞれスイッチsw21~ 24を介して上記コネクタ部54a~54dの1端子と接続さ れる。

【0055】上記スイッチsw11~sw14. sw21~s w24はいずれも配線遅延の影響を考慮する必要のない、

ばテストボード51上に予め配設されたDIPスイッチに より構成されるものである。

12

【0056】続く図8に、上記図7のようにして構成さ れたテストポード51を第1のテストボードとし、他の同 様の第2乃至第4のテストボード62~64と共に拡張ボー ド65に対してシステム接続した場合を例示する。

【0057】同図で、第1のテストボード51では、コネ クタ部 (CON1) 54a が配線L31を介して第3のテス トポード63のコネクタ部 (CON31) 67aに、コネクタ 部 (CON2) 54 b が配線 L 32を介して拡張ボード65の コネクタ部 (CONS2) 69bに、コネクタ部 (CON 3) 54 c が配線 L 33を介して第 4 のテストボード 64のコ ネクタ部 (CON41) 68aに、そしてコネクタ部 (CO N 4) 54bが配線L3 4を介して第2のテストボード6 2のコネクタ部 (СО N24) 66 d にそれぞれ接続され

【0058】また、第2のテストボード62では、コネク タ部 (CON21) 66 a が配線L35を介して第3のテスト ボード63のコネクタ部 (CON33) 67 cに、コネクタ部 (CON22) 66b が配線L36を介して拡張ボード65のコ ネクタ部 (CONS1) 69aに、そしてコネクタ部 (C ON23) 54c が配線L37を介して第4のテストポード64 のコネクタ部 (СО N 43) 68 c にそれぞれ接続される。 【0059】さらに、第3のテストボード63のコネクタ 部(CON32)66bが配線L38を介して拡張ボード65の コネクタ部 (СО N S 3) 69 c に、コネクタ部 (СО N 34) 67 d が配線 L 39を介して第4のテストボード64のコ ネクタ部 (CON44) 68 d にそれぞれ接続され、第4の テストボード64のコネクタ部 (CON42) 68bが配線L 40を介して拡張ボード65のコネクタ部 (CONS 4) 69 dに接続される。

【0060】以上のような構成にあって、まず図7によ るテストボード51内での配線動作について説明する。図 7で、評価回路中のある信号について例えばFPGAチ ップ52 a からFPGAチップ52 d への配線を行なう場 合、まずFPGAのレイアウト処理としてFPGAチッ プ52aの出力端子を t 5 に割振ると共に、FPGAチッ プ52 dの入力端子を t 23に割振るものとする。これら端 子t5~t23間は配線L7 によりすでに接続されている Aチップ52bの端子 t 12及びFPGAチップ52dの端子 40 ため、これでFPGAチップ52aからFPGAチップ52 dへの接続が実現される。

【0061】同様な接続レイアウト処理を図中の配線L 16, L12, L1, L20, L4 それぞれの両端に位置する FPGAチップ52a~52dについても行なう。しかる に、FPGAチップ52a~52dの各端子t3, t8, t 14、t20及びその間の配線L3、L10、L19、L2 によ る4点間接続を行なう場合、上記レイアウト処理を実行 すると共に、スイッチsw13.sw14をオンすることに より、該接続が実現される。なお、FPGAの未使用な 物理的、機械的に配線状態を継断するものであり、例え 50 外部端子は高インピーダンス状態であるので、仮に 3 点 間のFPGAの配線を行なう際に物理的に4点間のFPGAを接続したとしても問題はない。

【0062】また、上記スイッチsw13,sw14をオフすることにより、配線L3と配線L19とは独立した2点間のFPGA接続となり、上記2点間の配線レイアウト処理を施すことが可能となる。

【0063】同様な接続レイアウト処理を配線L6と配線L21に対してスイッチsw11, sw12をオン/オフすることで実現する。また、配線L11によりピンポスト部53aのピンポストTP12と配線L3とを接続すると、測 10定評価時にピンポストTP12を観測することにより配線L3の状態を知ることができる。

【0064】さらに、ピンポストTP12はコネクタ部54a~54dとスイッチsw21~sw24を介して接続されるため、コネクタ部54a~54dに対応したスイッチsw21~sw24を任意にオン/オフすることにより、所望のコネクタ部54a~54dの1端子と配線L3、すなわちFPGAチップ52aの端子t2及びFPGAチップ52bの端子t8を接続することができる。

【0065】このように、FPGA間の各配線毎にピン 20 ポスト部53a,53bのピンポストTPnを接続配線するものとし、各ピンポストTPnをスイッチを介してコネクタ部54a~54eと接続されるようにすれば、任意のFPGAの端子を観測可能となると共に、任意のコネクタ部に接続することができる。

【0066】また、配線L9により配線L4と接続されたピンポスト部53aのピンポストTP11は、ラッピング配線WR1によりフリーホール55上のディスクリートICであるIC56の1端子Q1と接続することができる。【0067】コネクタ部54eの1端子c5から配線L8が入力されると、この外部信号は配線L25から配線L8、L18を介してFPGAチップ52aの端子t6、FPGAチップ52cの端子t18、FPGAチップ52bの端子t12及びFPGAチップ52dの端子t24と一括接続されているため、FPGAチップ52a~52dのそれぞれに分配供給することができる。したがって、この外部信号として例えばクロックやリセット等のファンアウトの高い信号を供給するべくレイアウト処理で割振るようにすれば、FPGAチップ52a~52dをより有効に使用することができる。

【0068】上記図7のようにして構成されたテストボード51を第1のテストボードとし、他の同様の第2乃至第4のテストボード62~64と共に拡張ボード65に対して図8の如くシステム接続したものとする。

【0069】 この場合、配線L31, L34, L37, L39, L33及びL35により第1のテストボード51と第2万至第4のテストボード62~64上の「CONn1」「CONn3」「CONn4」(ここでnは0, 2~4)で表わされるコネクタ部を介して各テストボード51, 62~64が接続される。

【0070】また、これと共に、配線L32, L36, L38 及びL40により第1のテストボード51及び第2万至第4のテストボード62~64上の「CONn2」(nは上記と同じ)で表わされるコネクタ部と拡張ボード65上の「CONS1~4」で表わされるコネクタ部69 a~69 dとを介して、各テストボード51, 62~64と拡張ボード65とが接続される。

14

【0071】第1のテストボード51内では、第2乃至第4のテストボード62~64及び拡張ボード65と接続されたコネクタ部(CON1~4)54a~54eそれぞれの1端子を、スイッチsw21~sw24のオン/オフの設定によりピンポスト部53aと接続しており、またこのピンポスト部53aは上記図7に示したように各FPGAチップ52a~52dの任意端子と接続されている。したがって、第1のテストボード51内のFPGAチップ52a~52dと第2乃至第4のテストボード62~64及び拡張ボード65に搭載される任意のFPGA、LS1あるいはIC等とを接続することができる。この場合、第1のテストボード51内のスイッチsw11~sw14、sw21~sw24はそれぞれ物理的、機械的に配線の接続状態を継断するものであるので、配線遅延の影響を考慮することなく各配線の接続状態を可変設定することができる。

【0072】 [第4実施例] 以下本発明をマスクドゲートアレイによる配線回路及びこの配線回路を用いたFPGAチップ搭載のテストボード装置に適用した場合の第4実施例について図面を参照して説明する。

【0073】図9はマスクドゲートアレイによる配線回路の構成を示すもので、71がゲートアレイチップ、72,72,…がこのゲートアレイチップ71上に行列状に規則配置された多数の入出力端子であり、ここでは簡略化した構成として例えば2行2列の計4個が配置されるものとする。

【0074】上記入出力端子72,72,…は、入出力バッファ73,73,…を介して汎用配線74,74,…により統括接続されるもので、各入出力バッファ73,73,…はそれぞれ互いに入力端子と出力端子とを接続した一対のトライステートバッファ75,75より構成される。

【0075】これら入出力バッファ73,73,…を構成する各対のトライステートバッファ75,75,…は、制御回路76からのイネーブル/ディセーブル信号が一方に直接、他方にインバータ77,77,…を介して反転されてそれぞれ入力されることで、そのいずれかがハイインピーダンス状態となって信号の伝送を遮断して、信号の伝送方向を規定するようになるものである。

【0076】しかるに制御回路76は、例えば入出力端子72,72,…の個数だけ多段接続されたフリップフロップ(F/F)78,78,…によりシフトレジスタを構成するもので、クロック端子79より入力される動作クロックにしたがって外部から制御端子80に与えられる制御情報を50シフトしながら保持し、各段の保持内容を上記イネーブ

ル/ディセーブル信号として対応する入出力バッファ7 3,73,…に供する。

【0077】上記のような構成にあって、制御端子80よ り制御回路76の F / F 78、78、…に制御情報を入力する ことで、その保持内容が対応する入出力パッファ73、7 3, …にイネーブル/ディセーブル信号として送られる と、上述した如く入出力パッファ73,73,…を構成する 各対のトライステートバッファ75、75、…のいずれか一 方がハイインピーダンス状態となって信号の伝送を遮断 し、他方が "H" / "L" レベルの信号を伝送すること 10 になる。

【0078】そのため、結果として入出力端子72,72,72, …がそれぞれ入力端子あるいは出力端子となって信号の 伝送方向が規定されることとなり、入出力端子72、72、 …内で対応するもの同士が接続されるものである。

【0079】なお、上記図9では制御回路76からのイネ ーブル/ディセーブル信号を、入出力バッファ73を構成 する一対のトライステートバッファ75,75の一方に直 接、他方にインバータ77を介して反転して供することに より、その一方のトライステートバッファ75で必ず

"H" / "L" レベルの信号を伝送することとし、対応 する当該入出力端子72を入出力端子と出力端子のいずれ か一方に規定するようにしたが、代わって図10に示す ような構成とすることにより一対のトライステートバッ ファ75、75の双方をハイインピーダンス状態として双方 向の信号の伝送を遮断させることもできる。

【0080】すなわち図10では、図9のインバータ7 7,77,…を廃し、制御回路76のF/F78,78,…を入 出力バッファ73, 73, …を構成する全てのトライステー ジスタを構成している。

【0081】制御回路76では、クロック端子79から入力 される動作クロックにしたがって外部から制御端子80に 与えられる制御情報をF/F78, 78, …でシフトしなが ら保持し、各段の保持内容を上記イネーブル/ディセー ブル信号として対応する入出力バッファ73,73,…のト ライステートバッファ75,75,…に個別に供する。

【0082】そのため、入出力パッファ73,73,…を構 成する一対のトライステートバッファ75、75の双方をハ イインピーダンス状態として双方向の信号の伝送を遮断 40 させ、結果として対応する入出力端子72と他の入出力端 子72, 72, …との接続を断つように設定させることもで きるものである。

【0083】次に上記図9あるいは図10で示したゲー トアレイチップ71と同様の配線回路を複数のFPGAを 搭載したテストボード装置に適用した場合について説明

【0084】図11はその全体構成を示すもので、81が テストボードである。このテストボード81上には、例え ば4個のFPGAチップ82a~82dがそれぞれ図示しな 50 いソケットを介して接続配置されると共に、検証用のラ ッピングポストピンが配設された2つのピンポスト部83 a,83b、ここでは図示しない外部のボードとの接続に 用いられるコネクタ部 (図では「CON51~55」と 示す)84a~84e、任意のIC、LSIを接続可能なフ リーホール85等が設けられる。

16

【0085】さらに、FPGAチップ82a、82bの中間 位置に上記図9あるいは図10で示した配線回路(G A) 86aが、FPGAチップ82a、82cの中間位置に配 線回路86bが、FPGAチップ82c, 82dの中間位置に 配線回路86cが、FPGAチップ82b,82dの中間位置 に配線回路86dが、2つのピンポスト部83a、83bとコ ネクタ部84 a ~84 d の中間位置に配線回路86 e ~86 g が それぞれ配置される。

【0086】上記FPGAチップ82a~82dは、それぞ れ多数の端子を有し、ここではそのうちFPGAチップ 82 a の端子 t 31~ t 36、FPGAチップ82 b の端子 t 37 ~ t 42、FPGAチップ82 c の端子 t 43~ t 48及びFP G A チップ82 d の端子 t 49~ t 54が配線接続されている 20 ものとする。

【0087】すなわち、FPGAチップ82aでは、端子 t 31が配線 L 41を介して F P G A チップ82 c の端子 t 43 と、端子 t 32が配線 L 42を介して配線回路86 b 及び配線 L43を介してFPGAチップ82bの端子t38と、端子t 33が配線 L 44を介して FPGAチップ82 b の端子 t 37 と、端子 t 34が配線 L 45を介して配線回路86 b 及び配線 L46を介して配線回路86 a と、端子 t 35が配線 L47を介 してFPGAチップ82cの端子t47及び配線L48を介し て配線回路86 a と、そして端子 t 36が配線 L 49を介して トパッファ75, 75, …の個数だけ多段接続してシフトレ 30 FPGAチップ82dの端子 t 54とそれぞれ接続される。 【0088】また、FPGAチップ82bでは、端子t37 が配線 L49を介してピンポスト部83 a のピンポストTP 31と、端子 t 38が配線 L 50を介してピンポスト部83 a の ピンポストTP32及び配線L51を介して配線回路86d と、端子 t 39が配線 L 52を介してピンポスト部83 a のピ ンポストTP34及び配線L80を介してFPGAチップ82 dの端子 t 51と、端子 t 40が配線 L 53を介して配線回路 86 a 、配線 L 54を介してピンポスト部83 a のピンポスト TP33及び配線L55を介して配線回路86dと、端子t41 が配線L56を介して配線回路86a及び配線L57を介して FPGAチップ82dの端子 t 53と、そして端子 t 42が配 線L58を介してFPGAチップ82cの端子 t 48及び配線 L59を介してピンポスト部83 a のピンポスト T P35とそ れぞれ接続される。

> 【0089】さらに、FPGAチップ82cでは、端子t 44が配線 L 60を介して配線回路86 b 及び配線 L 61を介し てFPGAチップ82dの端子 t 50と、端子 t 45が配線 L 62を介してFPGAチップ82dの端子 t 49と、端子 t 46 が配線163を介して配線回路86b及び配線164を介して 配線回路86 c と、端子 t 47が配線 L 65を介して配線回路

86 c とそれぞれ接続される。

【0090】また、FPGAチップ82dでは、端子 t 49 が配線L66を介してピンポスト部83bのピンポストTP42と、端子 t 50が配線L67を介してピンポスト部83bのピンポストTP41及び配線L68を介して配線回路86dと、端子 t 52が配線L69を介して配線回路86c及び配線L70を介して配線回路86cとで記線L71を介して配線回路86cとそれぞれ接続される。

【0091】さらに、配線L72により上記コネクタ部84 eの1端子c15が配線L58及び配線49と接続され、それ 10 がためにコネクタ部84eの1端子c15がFPGAチップ 82aの端子t36、FPGAチップ82bの端子t42、FP GAチップ82cの端子t48及びFPGAチップ82dの端 子t54と一括接続される。

【0092】しかるに、ピンポスト部83aでは、ピンポストTP31がラッピング配線WR11を介して上記フリーホール85に装着されたIC87の1端子Q11と接続されると共に、ピンポストTP32が配線L73を介して配線回路86e、配線L74を介して配線回路86f及び配線L75を介して配線回路86gとそれぞれ接続される。

【0093】そして、上記配線回路86eは配線L76を介して上記コネクタ部54a及び配線L77を介して上記コネクタ部54bと、上記配線回路86fは配線L78を介して上記コネクタ部54cと、そして上記配線回路86gは配線L79を介して上記コネクタ部54dとそれぞれ接続される。【0094】上記配線回路86a~86gは、上記図9あるいは図10に示した如くいずれも配線遅延の影響を考慮する必要のない配線状態を継断するものである。続く図12に、上記図11のようにして構成されたテストボード81を第1のテストボードとし、他の同様の第2乃至第304のテストボード92~94と共に拡張ボード95に対してシステム接続した場合を例示する。

【0095】同図で、第1のテストボード81では、コネクタ部(CON51)84aが配線L81を介して第2のテストボード92のコネクタ部(CON61)96aに、コネクタ部(CON52)84bが配線L82を介して第4のテストボード94のコネクタ部(CON82)98bに、コネクタ部(CON53)84cが配線L83を介して拡張ボード95のコネクタ部(CONS12)99bに、そして、コネクタ部(CON54)84dが配線L84を介して第2の40テストボード93のコネクタ部(CON74)97dにそれぞれ接続される。

【0096】また、第2のテストボード92では、コネクタ部(CON62)96bが配線L85を介して第3のテストボード93のコネクタ部(CON72)97bに、コネクタ部(CON63)96cが配線L86を介して拡張ボード95のコネクタ部(CONS11)99aに、そしてコネクタ部(CON64)96dが配線L87を介して第4のテストボード94のコネクタ部(CON84)98dにそれぞれ接続される。

【0097】さらに、第3のテストボード93ではコネクタ部(CON71)97aが配線L88を介して第4のテストボード94のコネクタ部(CON81)98aに、コネクタ部(CON73)97cが配線L89を介して拡張ボード95のコネクタ部(CON813)99cにそれぞれ接続され、第4のテストボード94のコネクタ部(CON83)98cが配線L90を介して拡張ボード95のコネクタ部(CON814)99dに接続される。

【0098】以上のような構成にあって、まず図11によるテストボード81内での配線動作について説明する。図11で、評価回路中のある信号について例えばFPGAチップ82aからFPGAチップ82bへの配線を行なう場合、まずFPGAチップのレイアウト処理としてFPGAチップ82aの出力端子をt37に割振ると共に、FPGAチップ82bの入力端子をt37に割振るものとする。これら端子t33~t37間は配線L44によりすでに接続されているため、これでFPGAチップ82aからFPGAチップ82bへの接続が実現される。

【0099】 同様な接続レイアウト処理を図中の配線 L 49, L58, L80, L41, L62, L43それぞれの両端に位置する F P G A チップ82 a ~82 d についても行なう。しかるに、F P G A チップ82 a ~82 d の各端子 t 35, t 4 1, t 53, t 47及びその間の配線 L48, L56, L57, L7 1, L65, L47による 4点間接続を行なう場合、上記レイアウト処理を実行すると共に、配線回路86 a により配線 L48と配線 L56を接続及び配線回路86 c により配線 L71と配線 L65を接続をそれぞれ確立することにより、該接続が実現される。なお、F P G A チップの未使用な外部端子は高インピーダンス状態であるので、仮に3点間のF P G A チップの配線を行なう際に物理的に4点間のF P G A チップを接続したとしても問題はない。

【0100】また反対に、配線回路86a,86cで内部の入出力パッファを構成するトライステートパッファへのイネーブル/ディセーブル信号を全てディセーブル状態とすることにより、配線L48と配線L56、配線L71と配線L65の間の接続が断たれることとなるので、配線L57と配線L47はそれぞれ独立した2点間のFPGA接続となり、この2点間の配線レイアウト処理を施すことが可能となる。

【0101】同様な接続レイアウト処理を配線回路86bと配線回路86dについても行なう。また、配線L50によりピンポスト部83aのピンポストTP32と配線L43とを接続すると、測定評価時にピンポストTP32を観測することにより配線L43の状態を知ることができる。

【0102】さらに、ピンポストTP32は配線L73~L75、配線回路86 e~86g、配線L76~L79を介してコネクタ部84a~84dと接続されるため、コネクタ部84a~84dに対応した配線回路86 e~86gでコネクタ部84a~84dに対応した入出力パッファのトライステートパッファヘのイネーブル/ディセーブル信号を任意に設定する

ことにより、所望のコネクタ部84a~84dの1端子と配 線L43、すなわちFPGAチップ82aの端子t32及びF PGAチップ82bの端子t38を接続することができる。 【0103】このように、FPGAチップ間の各配線毎 にピンポスト部83a、83bのピンポストTPnを接続配 線するものとし、各ピンポストTPnを配線回路86 e~ 86gを介してコネクタ部84a~84dと接続されるように すれば、任意のFPGAチップの端子を観測可能となる と共に、任意のコネクタ部に接続することができる。

【0104】また、配線L49により配線L44と接続され 10 たピンポスト部83aのピンポストTP31は、ラッピング 配線WR11によりフリーホール85上のディスクリート I Cである I C87の1端子Q11と接続することができる。 【0105】コネクタ部84eの1端子c15から外部信号 が入力されると、この外部信号は配線 L72から配線 L5 8、L49を介してFPGAチップ82bの端子t42、FP GAチップ82cの端子t48、FPGAチップ82aの端子 t 36及び F P G A チップ82 d の端子 t 54と一括接続され ているため、FPGAチップ82a~82dのそれぞれに分 配供給することができる。したがって、この外部信号と 20 して例えばクロックやリセット等のファンアウトの高い 信号を供給するべくレイアウト処理で割振るようにすれ ば、FPGAチップ82a~82dをより有効に使用するこ とができる。

【0106】上記図11のようにして構成されたテスト・ ボード81を第1のテストボードとし、他の同様の第2万 至第4のテストボード92~94と共に拡張ボード95に対し て図12の如くシステム接続したものとする。

【0107】この場合、配線L81, L87, L88, L84, L82及びL85により第1のテストボード81と第2乃至第 30 4のテストボード92~94上の「CONn1」「CONn 2」「CONn4」(ここでnは5, 6, 7, 8)で表 わされるコネクタ部を介して各テストボード81、92~94 が接続される。

【0108】また、これと共に、配線L83, L86, L89 及びL90により第1のテストボード81及び第2乃至第4 のテストボード92~94上の「CONn2」(nは上記と 同じ)で表わされるコネクタ部と拡張ポード95上の「C ONS11~14」で表わされるコネクタ部99a~99d を介して、各テストボード81、92~94と拡張ボード95と 40 が接続される。

【0109】第1のテストポード81内では、第2乃至第 4のテストボード92~94及び拡張ボード95と接続された コネクタ部 (CON 51~54) 84a~84dそれぞれの 1 端子を、配線回路86 e ~86 g の設定によりピンポスト 部83aと接続しており、またこのピンポスト部83aは上 記図11に示したように各FPGAチップ82a~82dの 任意端子と接続されている。

【0110】したがって、第1のテストボード81内のF

92~94及び拡張ボード95に搭載される任意のFPGA、 LSIあるいはIC等とを接続することができる。この 場合、第1のテストボード81内の配線回路86 a ~86 g は それぞれ配線遅延の影響を考慮することなく各配線の接 続状態を可変設定することができるものである。

#### [0111]

【発明の効果】以上詳記した如く本発明によれば、配線 遅延の影響を受けず、配線の自由度を上げて使用効率を 大幅に向上させることができるプログラム可能な配線回 路及びテストボード装置を提供することができる。

## 【図面の簡単な説明】

【図1】本発明の第1実施例に係るFPICチップの内 部構成を例示する図。

【図2】同実施例に係る他の構成を例示する図。

【図3】同実施例に係る他の構成を例示する図。

【図4】本発明の第2実施例に係るFPICチップを搭 載したテストボード装置の全体構成を示す図。

【図5】同実施例に係るFPICチップの内部構成を例 示する図。

【図6】同実施例に係るテストボード装置内でのFPI CチップとLSIの接続状態を例示する図。

【図7】本発明の第3実施例に係るテストボード装置の 全体構成を示す図。

【図8】同実施例に係る他のテストボード装置との接続 状態を例示する図。

【図9】本発明の第4実施例に係る配線回路(ゲートア レイチップ)の内部構成を例示する図。

【図10】図9の他の構成を例示する図。


【図11】同実施例に係るテストボード装置の全体構成 を示す図。


【図12】同実施例に係る他のテストボード装置との接 続状態を例示する図。


#### 【符号の説明】

11,33a~33d…FPICチップ、12,72…入出力端 子、13,42,48…入出力ライン、14,43…水平方向汎用 配線、15,44…垂直方向汎用配線、16,17,23,24,2 7, 28…パイパス配線、18…接続ポイント、21, 25…第 1の層、22, 26…第2の層、31…テストボード、32…パ スライン、34a~34g…LSI、35a, 35b…<del>…般</del>の信 号線、41…汎用入出力端子、45…バス専用配線、46…バ ス専用入出力端子、51,81… (第1の) テストポード、 52 a~52d, 82 a~82d…FPGAチップ、53 a, 53 b, 83a, 83b…ピンポスト部、54a~54e, 66a~66 e, 67 a~67 e, 68 a~68 e, 69 a~69 e, 84 a~84 e, 96a~96e, 97a~97e, 98a~98e, 99a~99e …コネクタ部、55,85…フリーホール、56,87… I C、 62~64, 92~94…第2乃至第4のテストボード、65, 95 …拡張ボード、71,86 a~86 g…配線回路 (ゲートアレ イチップ)、73…入出力バッファ、74…汎用配線、75… PGAチップ82a~82dと第2乃至第4のテストボード 50 トライステートバッファ、制御回路76···、77···インバー


タ、78…フリップフロップ (F/F)、79…クロック端\* \*子、80…制御端子。









【図7】




【図8】




【図9】



【図11】



[図12]



フロントページの続き

(51) Int.C1.6

識別記号

庁内整理番号

FΙ

技術表示箇所

HO1L 21/82

С